Docket No.: 56937-091 PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Yukio SUGIMURA, et al. : Confirmation Number:

Serial No.: : Group Art Unit:

Filed: September 17, 2003 : Examiner:

For: TECHNIQUE FOR TESTABILITY OF SEMICONDUCTOR INTEGRATED CIRCUIT

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claim the priority of:

Japanese Patent Application No. P2002-270069, filed September 17, 2002

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

M¢DERMOTT, WILL & EMERY

Michael E. Fogarty Registration No. 36,139

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 MEF:mw Facsimile: (202) 756-8087 **Date: September 17, 2003**

JAPAN PATENT OFFICE

56937-091 Y. SUGIMURA etal. September 17, 2003.

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年 9月17日

出 Application Number:

特願2002-270069

[ST. 10/C]:

[J P 2 0 0 2 - 2 7 0 0 6 9]

出 願 人 Applicant(s):

松下電器産業株式会社

特許庁長官 Commissioner. Japan Patent Office 2003年 9月 1日



ページ: 1/E

【書類名】

特許願

【整理番号】

5037730125

【あて先】

特許庁長官

殿

【国際特許分類】

G06F 17/50

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

杉村 幸夫

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

小川 淳

【特許出願人】

【識別番号】

000005821

【氏名又は名称】

松下電器產業株式会社

【代理人】

【識別番号】

100086737

【弁理士】

【氏名又は名称】

岡田 和秀

【電話番号】

06-6376-0857

【手数料の表示】

【予納台帳番号】

007401

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9305280

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体集積回路のテスト容易化方法

【特許請求の範囲】

【請求項1】 半導体集積回路に対して所定のテストパターンに基づく故障シミュレーションを行って検出可能な故障と検出不可能な故障との弁別を行う第1の工程と、

前記検出不可能な故障を未検出故障としてリストアップする第2の工程と、 前記未検出故障をテストするためのテスト条件を求める第3の工程と、

前記第1の工程の故障シミュレーションの所定のテストパターンのうち前記第 3の工程のテスト条件に最も近いテストパターンを求める第4の工程と、

前記第2の工程の未検出故障に対応するレジスタをスキャンレジスタに置き換えるとともに、前記スキャンレジスタをスキャンチェーン接続して修正回路を構成する第5の工程と、

前記修正回路に対して前記第1の工程における前記所定のテストパターンを用いながら前記未検出故障相当のタイミングでは前記第4の工程で求めたテストパターンに切り換えて故障シミュレーションを行う第6の工程とを含む半導体集積回路のテスト容易化方法。

【請求項2】 請求項1に記載の半導体集積回路のテスト容易化方法において

前記第5の工程は、前記未検出故障に対応する入力側のレジスタを、スキャンレジスタに置き換えることに代えて、セット付きレジスタまたはリセット付きレジスタに置き換えて修正回路を構成する半導体集積回路のテスト容易化方法。

【請求項3】 半導体集積回路におけるテスト対象の組み合わせ回路に接続のレジスタ群を、搭載プロセッサで直接に制御および観察が可能な第1のレジスタ、前記半導体集積回路の端子から直接に制御および観察が可能な第2のレジスタ、および、前記第1および第2のレジスタ以外の第3のレジスタに区分した上で、前記第3のレジスタをスキャンレジスタに置き換えるとともに、前記スキャンレジスタをスキャンチェーン接続して修正回路を構成する第1の工程と、

前記第1および第2のレジスタに対して前記プロセッサまたは前記集積回路端

子からテスト用データを設定入力する第2の工程と、

前記第3のレジスタに対して前記スキャンチェーンを介するシフト動作を伴っ てテスト用データを設定入力する第3の工程と、

前記組み合わせ回路に対する前記テスト用データのキャプチャー動作を行う第 4の工程と、

前記第3のレジスタにあるテスト結果のデータを前記スキャンチェーンを介するシフト動作を伴って出力する第5の工程と、

前記第1および第2のレジスタにあるテスト結果のデータを出力する第6の工程とを含む半導体集積回路のテスト容易化方法。

【発明の詳細な説明】

ķ

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、半導体集積回路のテスト容易化方法に関する。

[00002]

【従来の技術】

図12は従来の集積回路テスト方法の構成図である(例えば、特許文献1参照。)。図12において、0201はチップ、0202は内部メモリ手段(RAM)、0203はCPU、0204は被テスト回路、0205はこれらを相互に接続する内部バス、0206は内部バス0205と被テスト回路0204に接続されたスキャンテスト用回路、0206aは被テスト回路0204のスキャンテスト関連端子をスキャンテスト用回路0206と接続する信号線、0207は内部バス0205を入出力端子0208に接続する外部バスIFユニットである。

[0003]

被テスト回路0204のテストにおいて、CPU0203または入出力端子0208からバス0205を介してスキャンテスト用回路0206を制御することにより、被テスト回路0204のスキャンテスト関連端子にテスト用データを設定入力するとともに、被テスト回路0204のスキャンテスト関連端子の値を読み出すことができる。

[0004]

【特許文献1】

特開平11-108998号公報(第3-4頁、図1)

[0005]

【発明が解決しようとする課題】

上記した従来の集積回路テスト方法はフルスキャンテストと呼ばれる方式で、被テスト回路0204内のレジスタをすべてスキャンレジスタに置き換えてスキャンチェーン接続することを前提としている。このため、バスから直接制御/観測可能なレジスタについてもスキャンレジスタに置き換えているが、スキャンレジスタは通常のレジスタに比べて、面積が大きいものであり、すべてを置き換えることから大きなチップ面積を必要としていた。

[0006]

また、通常動作時のクロックとは別に、バス0205を介してCPU0203 または入出力端子0208からスキャンテスト用回路0206を制御し、スキャンテスト用回路0206からスキャンテスト用のスキャンクロックを被テスト回路0204に入力しテストを行う構成である。このため、チップが高速で動作する場合に、通常、バスのスピードは内部クロックのスピード以下であり、通常動作と同じスピードでテストを行うことは不可能であった。

[0007]

本発明は、このような事情に鑑みて創案されたものであり、チップ面積の無駄 を削減するとともに、高速動作が行えるようにすることを目的とする。

[0008]

【課題を解決するための手段】

上記の課題を解決するために、本発明は次のような手段を講じる。すなわち、 半導体集積回路のテスト容易化方法について、次のような複数の工程を含むもの である。

[0009]

第1の工程において、半導体集積回路に対して所定のテストパターンに基づく 故障シミュレーションを行って検出可能な故障と検出不可能な故障との弁別を行 う。

[0010]

第2の工程において、前記検出不可能な故障を未検出故障としてリストアップ する。

[0011]

第3の工程において、前記未検出故障をテストするためのテスト条件を求める .

[0012]

第4の工程において、前記第1の工程の故障シミュレーションの所定のテストパターンのうち前記第3の工程のテスト条件に最も近いテストパターンを求める。

[0013]

第5の工程において、前記第2の工程の未検出故障に対応するレジスタをスキャンレジスタに置き換えるとともに、前記スキャンレジスタをスキャンチェーン接続して修正回路を構成する。

[0014]

第6の工程において、前記修正回路に対して前記第1の工程における前記所定のテストパターンを用いながら前記未検出故障相当のタイミングでは前記第4の工程で求めたテストパターンに切り換えて故障シミュレーションを行う。

$[0\ 0\ 1\ 5]$

この構成による作用は次のとおりである。すなわち、従来方式のすべてのレジスタをスキャンレジスタに置き換えるフルスキャンテストとは異なり、未検出故障に対応するレジスタのみをスキャンレジスタに置き換えるだけである。テスト対象の組み合わせ回路の入力側のスキャンレジスタに対しては外部よりテスト用データを設定入力する。組み合わせ回路の入力側でスキャンレジスタに関連するが故障相当ではないレジスタに対しては、搭載プロセッサまたは集積回路端子からテスト用データを設定入力する。組み合わせ回路の出力側のスキャンレジスタに対しては外部よりテスト用データを設定入力して出力の初期化を行う。このようにすれば、故障シミュレーション用にあらかじめ用意されている所定のテストパターンを利用して、故障相当ではないレジスタにテスト用データを設定入力す

るとともに、外部よりスキャンレジスタにテスト用データを設定入力し、故障シミュレーションを遂行することができる。フルスキャンテスト方式に比べて、スキャンレジスタに置き換えるべきレジスタの数を必要最小限とでき、チップ面積の増大を効果的に抑制することができる。また、故障相当ではないレジスタを動作させる通常の基本クロックのもとで、あらかじめ用意された所定のテストパターンを利用して、入出力動作全体を制御でき、高速処理が可能である。

[0016]

上記の半導体集積回路のテスト容易化方法の代替として、前記第5の工程については、前記未検出故障に対応する入力側のレジスタを、スキャンレジスタに置き換えることに代えて、セット付きレジスタまたはリセット付きレジスタに置き換えて修正回路を構成するのでもよい。この場合、上記同様の作用のほか、セット付きレジスタまたはリセット付きレジスタは搭載プロセッサまたは集積回路端子からの制御性が向上し、より効率の良い処理が可能である。

[0017]

別の解決手段として、本発明は次のような手段を講じる。すなわち、半導体集 積回路のテスト容易化方法について、次のような複数の工程を含むものである。

[0018]

第1の工程において、半導体集積回路におけるテスト対象の組み合わせ回路に接続のレジスタ群を、搭載プロセッサで直接に制御および観察が可能な第1のレジスタ、前記半導体集積回路の端子から直接に制御および観察が可能な第2のレジスタ、および、前記第1および第2のレジスタ以外の第3のレジスタに区分する。そして、その上で、前記第3のレジスタをスキャンレジスタに置き換えるとともに、前記スキャンレジスタをスキャンチェーン接続して修正回路を構成する

[0019]

第2の工程において、前記第1および第2のレジスタに対して前記プロセッサ または前記集積回路端子からテスト用データを設定入力する。

[0020]

第3の工程において、前記第3のレジスタに対して前記スキャンチェーンを介

するシフト動作を伴ってテスト用データを設定入力する。

[0021]

第4の工程において、前記組み合わせ回路に対する前記テスト用データのキャプチャー動作を行う。

[0022]

第5の工程において、前記第3のレジスタにあるテスト結果のデータを前記ス キャンチェーンを介するシフト動作を伴って出力する。

[0023]

第6の工程において、前記第1および第2のレジスタにあるテスト結果のデータを出力する。

[0024]

この構成による作用は次のとおりである。すなわち、従来方式のすべてのレジスタをスキャンレジスタに置き換えるフルスキャンテストとは異なり、搭載プロセッサで直接に制御および観察が不可能な、および、集積回路端子から直接に制御および観察が不可能な第3のレジスタのみをスキャンレジスタに置き換えるだけである。そして、故障シミュレーションにおいては、第1および第2のレジスタに対しては通常のテスト用データの設定入力を行い、第3のレジスタはスキャンチェーンを利用してテスト用データの設定入力・シフト動作を行い、テスト結果のデータの観測のための出力に際しては第3のレジスタはスキャンチェーンを利用してシフト動作・出力を行い、第1および第2のレジスタでは通常のテスト結果のデータの読み出しとする。このようにすれば、フルスキャンテスト方式に比べて、スキャンレジスタに置き換えるべきレジスタの数を削減することができる。、チップ面積の増大を抑制することができる。

[0025]

【発明の実施の形態】

以下、本発明にかかわる半導体集積回路のテスト容易化方法の実施の形態について図面に基づいて詳細に説明する。

[0026]

(実施の形態1)

図1はテスト容易化設計を行う前の元の回路C0を示す。論理回路設計段階において、元の回路C0に対してテスト容易化のための回路修正すなわちテスト容易化設計を行う。

[0027]

図1において、101,102,103は、入力が決まると出力が一意に決まる組み合わせ回路である。この組み合わせ回路は、内部にレジスタ、ラッチ、メモリを含まない。今回の例では、組み合わせ回路102がテスト対象であり、説明の簡単のため、AND回路29が1個のみ入っている回路としている。104は半導体集積回路に搭載されているプロセッサ、105はプロセッサ104と各部を接続するバス、106はアドレスデコーダである。アドレスデコーダ106は、バス105のアドレス部分をデコードし、書き込み制御信号WE2、読み出し制御信号RE1,RE3を生成して出力する。

[0028]

1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14はDフリップフロップからなるレジスタである。

[0029]

レジスタ1は、プロセッサ104から書き込み制御可能なレジスタであり、アドレスデコーダ106からの書き込み制御信号WE2により、バス105のデータ部分の値をセレクタ30を介して取り込むことができるように構成されている。

[0030]

レジスタ8は、プロセッサ104からデータ読み込み制御が可能なレジスタであり、アドレスデコーダ106からの読み出し制御信号RE1によりトライステートバッファ(読み出し制御回路)31を介してバス105のデータ部分に値を出力する。

[0031]

プロセッサ104は、バス105のデータ部分に出力された値を読む込むことができる。CKは組み合わせ回路で使用される基本クロックであり、プロセッサ104から供給される。

[0032]

図2は、テスト容易化設計を行う前の元の回路C0に対して、テスト容易化のために修正を行った後の修正回路C1を示す。図示例の修正回路C1は、元の回路C0におけるレジスタ2およびレジスタ10がスキャンレジスタ2′およびスキャンレジスタ10′に置き換えられている(置き換え方法については、図4、図5で説明する)。スキャンレジスタ2′,10′がスキャンチェーンを構成する。

[0033]

図3(a)は、図2に示す修正回路C1で使用されたスキャンレジスタの構成を示す。図3(b)は等価回路を示す。このスキャンレジスタは、通常動作時のデータ入力(D)とは別にスキャンテスト用のデータ入力(TD)を有し、さらに、スキャンイネーブル入力(SE)を有している。スキャンレジスタにおいて、スキャンイネーブル入力(SE)が"0"のときは、クロック入力(CK)の立ち上がりタイミングで、データ入力(D)の値を内部に取り込む。また、スキャンイネーブル入力(SE)が"1"のときは、クロック入力(CK)の立ち上がりタイミングで、テスト用データ入力(TD)の値を内部に取り込む。

[0034]

図2において、TDI(Test Data Input)は、スキャンレジスタ2′, 10′からなるスキャンチェーンに対するデータ入力端子である。TDO(TestData Output)は、スキャンレジスタ2′, 10′からなるスキャンチェーンのデータ出力端子である。TCKはテストクロック入力端子であり、テストデータ入力端子TDIからデータを取り込み、スキャンチェーン内でテスト用データをシフトさせ、組み合わせ回路102を経て得られたデータをテストデータ出力端子TDOへ出力する動作において、テストクロック入力端子TCKからのテストクロックはタイミング制御を司る。

[0035]

3 2 は O R 回路であり、外部のテストクロック入力端子TCKからのテストクロックとプロセッサ 1 0 4 からの基本クロックCKとを 2 入力とし、出力はスキャンチェーンを構成するスキャンレジスタ 2 ′ およびスキャンレジスタ 1 0 ′ の

クロック入力(CK)に接続する。

[0036]

修正回路C1において、レジスタから置き換えられたスキャンレジスタ2′ 10′およびこれに接続されたテストデータ入力端子TDI、テストデータ出力 端子TDOでスキャンチェーンが構成される。このスキャンチェーンをテストす るときは、プロセッサ104は基本クロックCKの出力を停止するとともに、ス キャンイネーブル信号SEをアクティブの"1"に切り換える。このスキャンイ ネーブル信号SEはスキャンレジスタ2′, 10′のスキャンイネーブル入力(SE) に与えられる。これにより、スキャンレジスタ2′, 10′はデータ入力 端子を通常動作時のデータ入力(D)からテスト用データ入力(TD)に切り換 える。そして、外部のテストクロック入力端子TCKからのテストクロックをO R回路32を介してスキャンレジスタ 2^{\prime} , 10^{\prime} のクロック入力(CK)に供 給する。これにより、外部のテストデータ入力端子TDIから任意のテスト用デ ータをスキャンレジスタ2´のテスト用データ入力(TD)に入力することがで きる。スキャンレジスタ2′のデータ出力(Q)から出力されたデータは組み合 わせ回路102において論理合成され、その結果がスキャンレジスタ10′のデ ータ入力(D)に入力され、さらにスキャンレジスタ 10^{\prime} のデータ出力(Q) から外部のテストデータ出力端子TDOに出力される。すなわち、組み合わせ回 路102による論理合成を観測することができる。

[0037]

図4は、図1に示す元の回路C0を図2に示す修正回路C1に修正するとともに、修正回路C1用のテストパターンを作成して行うテスト動作を示すフローチャートである。

[0038]

元の回路C0に対するテストパターンが既にあるとする。故障検出率を上げる ためにテスト容易化設計、テストパターン追加を行う。故障検出率とは、全故障 のうち、与えられたテストパターンにより何%が検出できるかという割合であり 、テストパターンの完成度の指標である。

[0039]

初めに、ステップS1において、元の回路C0で故障シミュレーションを行う 。故障シミュレーションとは、設計、特にテスト関連の設計を行うテスト設計の 一過程であり、与えられたテストパターン系列によって検出可能な故障、検出不 可能な故障を調べることである。故障シミュレーションは、元の回路C0に対し て、既に作成済みのテストパターンを印加することにより行う。

[0040]

次に、ステップS 2 において、故障シミュレーションで未検出であった故障をリストアップする。故障シミュレーションで未検出の故障とは、たとえ、その箇所が故障していても、故障シミュレーションで使用したテストパターンでは検出・発見できない故障のことである。今回の例では、元の回路 C 0 のレジスタ 2 の出力の信号線 1 6 が "1" に縮退している故障 (Stuck At "1" であり、これを"S A 1" と記載する) が未検出であるとする。

[0 0 4 1]

次に、ステップS3において、未検出故障〔信号線16:SA1〕をテストするための条件(テスト条件)を求める。未検出故障〔信号線16:SA1〕を検出するためには、信号線16が"1"に縮退するという故障が発生したときに期待値として観測される値が変るようなテストであればよい。そのための入力側のテスト条件は、

レジスタ1の出力の信号線15 ……"1"

レジスタ2の出力の信号線16 ……"0"

レジスタ3の出力の信号線17 ……"1"

レジスタ4の出力の信号線18 ……"1"

という入力条件になる。この条件のとき、〔信号線16:SA1〕という故障がなければ、AND回路29の出力の信号線24が"0"になり、〔信号線16:SA1〕という故障が起これば、AND回路29の出力の信号線24が"1"となる。

[0042]

次に、ステップS4において、テストパターンを作成するために、故障シミュレーションの実施中でテスト条件に最も近い状態を探す。今回の例では、時刻T

12の状態、

レジスタ1の出力の信号線15 …… "1" レジスタ2の出力の信号線16 …… "1" レジスタ3の出力の信号線17 …… "1" レジスタ4の出力の信号線18 …… "1" が最も近い状態であるとする。

[0043]

次に、テストパターンが容易に作成できるように元の回路C0に対して修正を加える。

[0044]

すなわち、ステップS5において、テスト条件に最も近い状態で条件に合わないレジスタをスキャンレジスタに置き換える。今回の例では、レジスタ2をスキャンレジスタ2′に置き換える。また、故障が無いときと故障が起きたときとで出力/期待値の変化が起きる信号を設定入力するレジスタをスキャンレジスタに置き換える。今回の例では、レジスタ10をスキャンレジスタ10′に置き換える。

[0045]

併せて、スキャン用のテスト用データを設定入力するためのテストデータ入力端子TDI、スキャンデータを観測するためのテストデータ出力端子TDO、テスト用データの設定入力・シフト・出力のためのテストクロックを入力するテストクロック入力端子TCKを加える。また、プロセッサ104において、スキャンモードを設定するためのスキャンイネーブル信号SEを加える。そして、テストデータ入力端子TDIをスキャンチェーンの初段のレジスタとなるスキャンレジスタ2′のテスト用データ入力(TD)に接続する。また、テストデータ出力端子TDOをスキャンチェーンの最後のレジスタとなるスキャンレジスタ10′のデータ出力(Q)に接続する。スキャンイネーブル信号SEをスキャンレジスタ2′,10′のスキャンイネーブル入力(SE)に接続する。テストクロック入力端子TCKをOR回路32の1つの入力に接続し、OR回路32の出力の入力をプロセッサ104の基本クロックCKに接続し、OR回路32の出力

をスキャンレジスタ 2 , 10 のクロック入力(C K)に接続する。スキャンレジスタ 2 のデータ出力(Q)をスキャンレジスタ 10 のテスト用データ入力(T D)に接続する。

[0046]

今回の例では、未検出故障が1つなので、以上によって、図1に示す元の回路 C0が図2に示す修正回路C1に修正されたことになる。未検出故障が複数ある 場合には、未検出故障の数だけスキャンレジスタへの置き換えを繰り返す。

[0047]

次に、ステップS6において、図2に示す修正回路C1において、未検出故障 〔信号線16:SA1〕を検出できるテストパターンを作成する。テスト条件に 最も近い状態となる時刻T12まではステップS1の故障シミュレーションで用 いたテストパターンをそのまま用いる(これについては、図5で詳述する)。そ のテストパターンでは、時刻T12において、

レジスタ1の出力の信号線15 ……"1"

レジスタ2の出力の信号線16 ……"1"

レジスタ3の出力の信号線17 ……"1"

レジスタ4の出力の信号線18 ……"1"

となっている。この状態から、スキャンチェーンを動作させることにより、未検 出故障[信号線16:SA1]を検出できるテストパターンを作る。今回の例で は、作成されたテストパターンは、

レジスタ1の出力の信号線15 ……"1"

レジスタ2の出力の信号線16 ……"0"

レジスタ3の出力の信号線17 ……"1"

レジスタ4の出力の信号線18 ……"1"

となる。

[0048]

未検出故障が複数ある場合は、以上のパターン作成を繰り返す。

[0049]

図5は、図2に示す修正回路C1の動作を説明するタイミングチャートである

。基本クロックCK、テストクロック入力端子TCK、スキャンイネーブル信号 SE、テストデータ入力端子TDI、テストデータ出力端子TDOにおける各波 形、レジスタ1~4が保持する値およびレジスタ10が保持する値を示している

[0050]

時刻T1から時刻T12はスキャン動作でない通常の動作モードで故障シミュレーションを行う。時刻T1から時刻T12では、テストクロック入力端子TC Kは"0"であり、また、スキャンイネーブル信号SEは"0"であり、レジスタ1~4(2′はスキャンレジスタ)およびスキャンレジスタ10′は、故障シミュレーションと同様に値を変化させていく。

[0051]

時刻T12において、レジスタ1~4が図4のテスト設計フローの中のテスト条件に最も近い状態になる。この状態になると、一時的にスキャンレジスタ2′をスキャン動作に切り換える。スキャン動作により、スキャンレジスタ2′の値を書き換えてテスト条件を作る。時刻T12の後半から基本クロックCKを"0"、スキャンイネーブル信号SEを"1"、テストデータ入力端子TDIをスキャンレジスタ2′に設定入力するデータ"0"にする。

[0052]

時刻T13の開始タイミングにおいて、テストクロック入力端子TCKを立ち上げてテストデータ入力端子TDIのデータ"0"をスキャンレジスタ2′に取り込む。この状態で、テスト条件が整うことになる。作成されたテストパターンは、

レジスタ1の出力の信号線15 ······· "1" レジスタ2′の出力の信号線16 ····· "0" レジスタ3の出力の信号線17 ······ "1" レジスタ4の出力の信号線18 ······ "1" となる。

[0053]

テスト条件でのAND回路29の出力をスキャンレジスタ10′に取り込むた

め、時刻T13の後半からスキャンイネーブル信号SEを"0"にする。

[0054]

時刻T14の開始タイミングにおいて、テストクロック入力端子TCKを立ち上げてAND回路29の出力をスキャンレジスタ10′に取り込む。この例では、時刻T14でスキャンレジスタ10′が"0"の値をもち、テストデータ出力端子TDOにスキャンレジスタ10′の値が出力されている。時刻T14でのテストデータ出力端子TDOを期待値データ"0"と比較することにより未検出故障[信号線16:SA1]を検出することができる。今回の例では、未検出故障が1つであるので、これで必要なテストが終了する。

[0055]

未検出故障が複数の場合は、未検出故障の数だけテストを繰り返す。

[0056]

本実施の形態はパーシャルスキャンテストであり、必要なレジスタのみをスキャンレジスタに置き換えるため、すべてのレジスタをスキャンレジスタに置き換えるフルスキャンテストに比べて、チップ面積の増加が少ない。

$[0\ 0\ 5\ 7]$

また、フルスキャンテストではスキャンチェーンを構成するレジスタが増え、 チェーンが長くなると、テスト条件を設定入力するために多くのデータをテスト データ入力端子TDIから設定入力してなければならず、多くの時間がかかって しまう。また、結果をテストデータ出力端子TDOに読み出すのにも同様に多く の時間がかかってしまう。

[0058]

これに対して、本発明のこの実施の形態では、レジスタ群が並列に動作している通常の動作状態(ステップS1のテストパターンの動作状態)を利用してテスト条件を作成するとともに、スキャンチェーンの長さを必要最小限にしていることから、より短いテスト時間で未検出の故障を捕捉することができる。

[0059]

(実施の形態2)

図6は、図1に示すテスト容易化設計を行う前の元の回路 C0 に対して、テス

ト容易化のために修正を行った後の修正回路 C 2 を示す。図示例の修正回路 C 2 は、元の回路 C 0 におけるレジスタ 2 がリセット付きレジスタ 2 ″ に置き換えられ、レジスタ 1 0 がスキャンレジスタ 1 0 ′ に置き換えられている。

[0060]

すなわち、図1において、プロセッサ104が制御しても、その値を"0"にすることが難しいと判断されたレジスタ2を強制的に"0"に設定入力できるようにするためにリセット付きレジスタ2″に置き換えている。RESETは、強制リセットのためのリセット信号であり、今回の例ではプロセッサ104が出力するものとしている。ただし、プロセッサ104の出力に限定する必要性はない。また、図1のレジスタ10は、プロセッサ104の制御では観測が難しいとされたもので、スキャンレジスタ10′に置き換えられている。リセット付きレジスタ2″への置き換え方法およびスキャンレジスタ10′への置き換え方法については、図7で説明する。

[0061]

スキャンイネーブル信号SEは、スキャンレジスタ10′がテスト用データ入力(TD)よりデータを取り込むことを指定する。スキャンレジスタ10′のデータ出力(Q)には、スキャンチェーンのデータ出力端子TDOが接続されている。今回の例ではスキャンレジスタはスキャンレジスタ10′の1つのみであるので、スキャンチェーンとなっていないが、スキャンレジスタが複数ある場合に、データ出力(Q)を次のスキャンレジスタのテスト用データ入力(TD)に連続して接続することによりスキャンチェーンを構成する。テストクロック入力端子TCKは、OR回路32を介してスキャンレジスタ10′のクロック入力(CK)に接続されている。すなわち、OR回路32は、プロセッサ104からの基本クロックCKと外部からのテストクロック入力端子TCKを2入力とし、出力はスキャンレジスタ10′のクロック入力(CK)に接続する。テストクロック入力端子TCKからのテストクロックは、スキャンチェーンのデータをシフトさせ、テストデータ出力端子TDOへ出力する動作をタイミング制御する。

[0062]

図7は、図1に示す元の回路C0を図6に示す修正回路C2に修正するととも

に、修正回路C2用のテストパターンを作成して行うテスト動作を示すフローチャートである。

[0063]

元の回路C0に対するテストパターンが既にあるとする。故障検出率を上げる ためにテスト容易化設計、テストパターン追加を行う。

[0064]

初めに、ステップS11において、元の回路C0で故障シミュレーションを行う。

[0065]

次に、ステップS12において、故障シミュレーションで未検出であった故障 をリストアップする。今回の例では、元の回路C0のレジスタ2の出力の信号線 16が"1"に縮退している故障が未検出であるとする。

[0066]

次に、ステップS13において、未検出故障〔信号線16:SA1〕をテストするための条件(テスト条件)を求める。未検出故障〔信号線16:SA1〕を検出するための入力側のテスト条件は、上記同様に、

レジスタ1の出力の信号線15 ……"1"

レジスタ2の出力の信号線16 ……"0"

レジスタ3の出力の信号線17 ……"1"

レジスタ4の出力の信号線18 ……"1"

である。この条件のとき、〔信号線16:SA1〕という故障がなければ、AND回路29の出力側の信号線24が"0"になり、〔信号線16:SA1〕という故障が起これば、信号線24が"1"となる。

[0067]

次に、ステップS14において、テストパターンを作成するために、故障シミュレーションの実施中でテスト条件に最も近い状態を探す。今回の例では、時刻T12の状態、

レジスタ1の出力の信号線15 ……"1"

レジスタ2の出力の信号線16 ……"1"

レジスタ3の出力の信号線17 …… "1" レジスタ4の出力の信号線18 …… "1" が最も近い状態であるとする。

[0068]

次に、テストパターンが容易に作成できるように元の回路C0に対して修正を加える。

[0069]

すなわち、ステップS15において、テスト条件に最も近い状態で条件に合わないレジスタをテスト条件に合うように、セット付きレジスタまたはリセット付きレジスタに置き換える。今回の例では、レジスタ2をリセット付きレジスタ2 ″に置き換える。また、故障が無いときと故障が起きたときとで出力/期待値の変化が起きる信号を設定入力するレジスタをスキャンレジスタに置き換える。今回の例では、レジスタ10をスキャンレジスタ10′に置き換える。

[0070]

併せて、スキャンデータを観測するためのテストデータ出力端子TDO、テスト用データの設定入力・シフト・出力のためのテストクロックを入力するテストクロック入力端子TCKを加える。また、プロセッサ104において、スキャンモードを設定するためのスキャンイネーブル信号SEを加える。そして、テストデータ出力端子TDOをスキャンレジスタ10′(一般的にはスキャンチェーンの最後のスキャンレジスタ)のデータ出力(Q)に接続する。スキャンイネーブル信号SEの信号線をスキャンレジスタ10′のスキャンイネーブル入力(SE)に接続する。テストクロック入力端子TCKをOR回路32の1つの入力に接続し、OR回路32のもうひとつの入力をプロセッサ104の基本クロックCKに接続し、OR回路32の出力をスキャンレジスタ10′のクロック入力(CK)に接続する。

[0071]

この例では、スキャンレジスタ10′(一般的にはスキャンチェーンの最初のスキャンレジスタ)のテスト用データ入力(TD)をVDDに固定している。GNDに固定しても良い。あるいは、スキャン用データを設定入力するためのテス

トデータ入力端子TDIを設けて、スキャンレジスタ10′のテスト用データ入力(TD)に接続しても良い。

[0072]

今回の例では、未検出故障が1つなので、以上によって、図1に示す元の回路 C0が図6に示す修正回路C2に修正される。未検出故障が複数ある場合には、 未検出故障の数だけレジスタの置き換えを繰り返す。

[0073]

次に、ステップS 1 6 において、図 6 に示す修正回路 C 2 において、未検出故障 [信号線 1 6 : S A 1] を検出できるテストパターンを作成する。テスト条件に最も近い状態となる時刻 T 1 2 まではステップ S 1 1 のシミュレーションパターンをそのまま用いる(これについては、図 8 で詳述する)。この状態では、

レジスタ1の出力の信号線15 …… "1"

レジスタ2″の出力の信号線16 ……"1"

レジスタ3の出力の信号線17 …… "1"

レジスタ4の出力の信号線18 …… "1"

となっている。この状態から、リセット信号RESETを動作させることにより、未検出故障〔信号線16:SA1〕を検出できるテストパターンを作る。今回の例では、作成されたテストパターンは、

レジスタ1の出力の信号線15 ……"1"

レジスタ2″の出力の信号線16 ……"0"

レジスタ3の出力の信号線17 …… "1"

レジスタ4の出力の信号線18 …… "1"

となる。

[0074]

未検出故障が複数ある場合は、以上のパターン作成を繰り返す。

[0075]

図8は図6に示す修正回路C2の動作を説明するタイミングチャートである。

[0076]

時刻T1から時刻T12はスキャン動作でない通常の動作モードで故障シミュ

レーションを行う。時刻T1から時刻T12では、テストクロック入力端子TC Kは"0"であり、また、スキャンイネーブル信号SEは"0"であり、レジスタ $1\sim4$ (2はリセット付きレジスタ)およびスキャンレジスタ10 は、故障シミュレーションと同様に値を変化させていく。

[0077]

時刻T12において、レジスタ1~4が図10のテスト設計フローの中のテスト条件に最も近い状態になる。時刻T13において、基本クロックCKを止め、リセット信号RESETを立ち上げてリセット付きレジスタ2″の値を書き換え、テスト条件を作る。作成されたテストパターンは、

レジスタ1の出力の信号線15 …… "1" レジスタ2″の出力の信号線16 …… "0" レジスタ3の出力の信号線17 …… "1" レジスタ4の出力の信号線18 …… "1" となる。

[0078]

テスト条件でのAND回路29の出力をスキャンレジスタ10′に取り込むため、時刻T14の後半でスキャンイネーブル信号SEを"1"にし、時刻T15でテストクロック入力端子TCKを1発動作させ、AND回路29の出力をスキャンレジスタ10′に取り込む。今回の例では、スキャンチェーンがスキャンレジスタ10′のみであり、スキャンレジスタ10′の値をテストデータ出力端子TDOから観測できる。スキャンチェーンが複数のレジスタからなる場合は、スキャンイネーブル信号SEを"1"にしたままテストクロック入力端子TCKを動作させ、スキャンチェーンを通して順次、レジスタの値をテストデータ出力端子TDOから観測する。今回の例では、未検出故障が1つなので、これで必要なテストが終了する。

[0079]

未検出故障が複数の場合は、未検出故障の数だけテストを繰り返す。

[0080]

本実施の形態もパーシャルスキャンテストであり、必要なレジスタのみをリセ

ット付きレジスタ(あるいはセット付きレジスタ)とスキャンレジスタに置き換えるため、すべてのレジスタをスキャンレジスタに置き換えるフルスキャンテストに比べて、チップ面積の増加が少ない。

[0081]

また、実施の形態1と同様に、レジスタ群が並列に動作している通常の動作状態 (ステップS11のテストパターンの動作状態)を利用してテスト条件を作成 するとともに、スキャンチェーンの長さを必要最小限にしていることから、より 短いテスト時間で未検出の故障を捕捉することができる。

[0082]

(実施の形態3)

図9は、図1に示すテスト容易化設計を行う前の元の回路C0に対して、テスト容易化のために修正を行った後の修正回路C3を示す。元の回路C0において、レジスタ1はプロセッサ104からデータを設定入力でき、レジスタ8はそのデータをプロセッサ104から読み出すことができる。この2つのレジスタ1、8以外のレジスタをスキャンレジスタに置き換えて図9に示す修正回路C3としている。すなわち、元の回路C0におけるレジスタ2~7およびレジスタ9~14がスキャンレジスタ2′~7′およびスキャンレジスタ9′~14′に置き換えられている(置き換え方法については、図10、図11で説明する)。スキャンレジスタ2′~7′,14′~9′がスキャンチェーンを構成する。各スキャンレジスタのデータ出力(Q)は次段のスキャンレジスタのテスト用データ入力(TD)に接続されている。

[0083]

テストデータ入力端子TDIはスキャンチェーンにおける初段のスキャンレジスタ2′のテスト用データ入力(TD)に接続されている。テストデータ出力端子TDOはスキャンチェーンにおける最終段のスキャンレジスタ9′のデータ出力(Q)に接続されている。プロセッサ104からの基本クロックCKがOR回路32と外部からのテストクロック入力端子TCKを2入力とし、出力はスキャンチェーンを構成するスキャンレジスタ2′~7′およびスキャンレジスタ9′~14′のクロック入力(CK)に接続する。プロセッサ104からのスキャン


イネーブル信号SEの信号線は各スキャンレジスタ $2^{\prime}\sim7^{\prime}$, $9^{\prime}\sim14^{\prime}$ のスキャンイネーブル入力(SE)に接続されている。

[0084]

修正回路C3において、レジスタから置き換えられたスキャンレジスタ2^~ 7′.14′~9′およびこれに接続されたテストデータ入力端子TDI、テス トデータ出力端子TDOでスキャンチェーンが構成される。このスキャンチェー ンをテストするときは、プロセッサ104は基本クロックCKの出力を停止する とともに、スキャンイネーブル信号SEをアクティブの"1"に切り換える。こ れにより、スキャンレジスタ $2^{\prime}\sim7^{\prime}$, $14^{\prime}\sim9^{\prime}$ はデータ入力端子を通常 動作時のデータ入力(D)からテスト用データ入力(TD)に切り換える。そし て、外部からテストクロックをテストクロック入力端子TCKから入力する。こ のテストクロックはOR回路32を介してスキャンレジスタ2 $^{\prime}$ ~7 $^{\prime}$, 14 $^{\prime}$ ~9~のクロック入力(CK)に供給される。したがって、外部から任意のテス ト用データをテストクロック入力端子TCKから初段のスキャンレジスタ2′の テスト用データ入力(TD)に設定入力、順次、次段のスキャンレジスタにシフ トさせることができる。スキャンレジスタ2′~7′に所望のテスト用データを 設定入力した状態で、キャプチャー動作を行い、スキャンレジスタ2′~7′の データ出力(Q)から出力されたデータは組み合わせ回路102において論理合 成され、その結果がスキャンレジスタ9′~14′のデータ入力(D)に設定入 力される。再びスキャン動作を行い、スキャンレジスタ14′のデータをスキャ ンレジスタ13′に、スキャンレジスタ13′のデータをスキャンレジスタ12 ′に、以下同様にして、スキャンレジスタ10′のデータをスキャンレジスタ9 ´ にそれぞれシフトさせ、さらにスキャンレジスタ 9´ のデータ出力(Q)から 外部のテストデータ出力端子TDOに出力させる。すなわち、組み合わせ回路1 02による論理合成を観測することができる。

[0085]

図10は、図1に示す元の回路C0を図9に示す修正回路C3に修正するとともに、修正回路C3のテストパターンを作成する動作を示すフローチャートである。本実施の形態では、実施の形態1,2のテスト容易化設計とは違い、元の回



[0086]

初めに、ステップS21において、元の回路C0で、データの設定入力または 読み出しを直接に行えないレジスタをスキャンレジスタに置き換える。今回の例 では、レジスタ2~7、9~14をスキャンレジスタに置き換える。

[0087]

併せて、スキャン用のテスト用データを設定入力するためのテストデータ入力端子TDI、スキャンデータを観測するためのテストデータ出力端子TDO、テスト用データの設定入力・シフト・出力のためのテストクロックを入力するテストクロック入力端子TCKを加える。また、プロセッサ104において、スキャンモードを設定するためのスキャンイネーブル信号SEを加える。そして、テストデータ入力端子TDIをスキャンチェーンの初段のレジスタとなるスキャンレジスタ2′のテスト用データ入力(TD)に接続する。テストデータ出力端子TDOをスキャンチェーンの最終段のレジスタとなるスキャンレジスタ9′のデータ出力(Q)に接続する。スキャンイネーブル信号SEをスキャンレジスタ2′~7′,14′~9′のスキャンイネーブル入力(SE)に接続する。テストクロック入力端子TCKをOR回路32の1つの入力に接続し、OR回路32の出力をプロセッサ104の基本クロックCKに接続し、OR回路32の出力をスキャンレジスタ2′~7′,14′~9′のクロック入力(CK)に接続する。以上によって、図1に示す元の回路C0が図9に示す修正回路C3に修正される。

[0088]

次に、ステップS22において、対象故障をリストアップする。今回の例では、信号線16が"1"に縮退している故障SA1の場合を考える。故障が複数ある場合は、以下の考え方/手順によるパターン作成を故障の数だけ繰り返す。

[0089]

ステップS23において、対象とする故障をテストするための条件を求める。 今回の例では、組み合わせ回路102において、AND回路29の入出力にかか わる信号線を対象とする。AND回路 29の入力側はレジスタ 1、スキャンレジスタ 2^{\prime} , 3^{\prime} , 4^{\prime} の出力の信号線 $15 \sim 18$ であり、出力側はスキャンレジスタ 10^{\prime} の信号線 24 である。そして、信号線 16 が " 1" に縮退していることをテストするためのテスト条件を求める。そのテスト条件は、

レジスタ1の出力の信号線15 …… "1" レジスタ2′の出力の信号線16 …… "0" レジスタ3′の出力の信号線17 …… "1" レジスタ4′の出力の信号線18 …… "1" である。

[0090]

ステップS24において、プログラムでプロセッサ104を動作させて、または集積回路端子からの入力でテスト用データの設定入力ができるレジスタについては、プログラムまたは集積回路端子を用いてテスト用データを設定入力する。今回の例では、レジスタ1に対してプログラムによりテスト用データを設定入力するようなパターンとする。


[0091]

次に、ステップS25において、プログラムでプロセッサ104を動作させて、または集積回路端子からの入力でテスト用データの設定ができないレジスタについては、スキャンチェーンで値を設定入力する。今回の例では、スキャンレジスタ2′,3′,4′をスキャンチェーンでテスト用データを設定入力するパターンとする。以上でテスト条件を満たすようなパターンとなる。

[0092]

テスト条件が満たされた後、結果を観測するため、ステップS26において、プログラムでプロセッサ104を動作させて、または集積回路端子からの出力でテスト用データの観測ができないレジスタについては、スキャンチェーンでテスト用データを観測する。今回の例では、スキャンレジスタ10′の値をスキャンチェーンで観測する。すなわち、スキャンレジスタ9′にシフトした上で、データ出力端子TDOから読み出す。

[0093]



[0094]

図11は図9に示す修正回路C3の動作を説明するタイミングチャートである。図5の場合と同じ要素と、書き込み制御信号WE2および読み出し制御信号RE1が示されている。

[0095]

時刻T1から時刻T2にかけては、スキャン動作でなく、通常の動作モードにおいて、プログラムまたは集積回路端子で制御できるレジスタに対してテスト用データの設定入力を行う。今回の例ではプロセッサ104を動作させてレジスタ1に"1"を設定入力する。すなわち、時刻T1において、プロセッサ104はバス105に対して、レジスタ1を示すアドレスとレジスタ1に書き込むデータ"1"を出力する。

[0096]

時刻T2において、基本クロックCKの立ち上がりタイミングで、レジスタ1 に"1"が書き込まれる。


[0097]

時刻T3から時刻T5にかけてはスキャン動作を行って、スキャンレジスタ2 ' , 3' , 4' にテスト用データの設定入力を行う。スキャン動作にするために、時刻T2の後半からスキャンイネーブル信号SEを "1" にし、プロセッサ1 04からの基本クロックCKを停止する一方、テストクロック入力端子TCKからテストクロックを供給する。

[0098]

時刻T2の後半からテストデータ入力端子TDIを"1"にする。これは、最終的にスキャンレジスタ 4 に設定入力すべき値である。

[0099]



[0100]

時刻T3の後半からテストデータ入力端子TDIを"1"にする。これは、最終的にスキャンレジスタ3、に設定入力すべき値である。

[0101]

時刻T4において、テストクロック入力端子TCKの立ち上がりタイミングでスキャンレジスタ2′の値がスキャンレジスタ3′に取り込まれ、スキャンレジスタ2′にテストデータ入力端子TDIの値が取り込まれる。

[0102]

時刻T4の後半からテストデータ入力端子TDIを"0"にする。これは、最終的にスキャンレジスタ 2 に設定入力すべき値である。

[0103]

時刻T5において、テストクロック入力端子TCKの立ち上がりタイミングでスキャンレジスタ3′の値がスキャンレジスタ4′に取り込まれ、スキャンレジスタ2′の値がスキャンレジスタ3′に取り込まれ、スキャンレジスタ2′にテストデータ入力端子TDIの値が取り込まれる。時刻T5の状態でテスト状態となる。すなわち、レジスタ1, 2′′, 3′, 4′にデータ "1", "0", "1"が設定入力される。

[0104]

時刻T5の後半からスキャンイネーブル信号SEを"0"にする。

$[0\ 1\ 0\ 5]$

時刻T6において、基本クロックCKを1発動作させ、テスト状態でのAND回路29の出力をスキャンレジスタ10′に取り込む。スキャンレジスタ10′の値をスキャンチェーンによりテストデータ出力端子TDOに読み出すため、時刻T6の後半からスキャンイネーブル信号SEを"1"にし、時刻T7において、テストクロック入力端子TCKを1発動作させ、スキャンレジスタ10′の値をスキャンレジスタ9′に取り込む。スキャンレジスタ9′のデータ出力(Q)からテストデータ出力端子TDOに出力され、その値を観測することができる。

[0106]

以上により信号線 1 6 が "1" に縮退している故障 S A 1 を検出することができる。

[0107]

今回の例では本来必要無いが、プログラムでプロセッサ104を動作させてレジスタ8を観測する場合は、時刻T7の後半からスキャンイネーブル信号SEを "0"にするとともに、、バス105のアドレス部分にレジスタ8を指すアドレスを載せる。時刻T8に基本クロックCKを動作させ、レジスタ8の値をバス105のデータ部分に読み出し観測する。

[0108]

レジスタ1~14のすべてをスキャンレジスタに置き換えるフルスキャンテストに比べて、本実施の形態では、プロセッサ104から直接制御/観測可能なレジスタ1,8についてはそのままとし、直接制御/観測が不可能なレジスタ2~7,9~14に限ってスキャンレジスタと置き換えるようにしたので、チップ面積の増加を抑制することができる。また、レジスタ群が並列に動作している通常の動作状態(プロセッサが動作している状態)を利用して、テスト条件を作成するとともに、スキャンチェーンの長さをなるべく短いものにしていることから、より短いテスト時間で未検出の故障を捕捉することができる。

[0109]

以上、3つの実施の形態について説明したが、実施の形態1と実施の形態2と の組み合わせ、実施の形態2と実施の形態3との組み合わせ、実施の形態1と実 施の形態3との組み合わせ、実施の形態1と実施の形態2と実施の形態3との組 み合わせがある。

[0110]

【発明の効果】

本発明によれば、従来方式のすべてのレジスタをスキャンレジスタに置き換えるフルスキャンテストとは異なり、未検出故障に対応するレジスタのみをスキャンレジスタに置き換えるだけ、あるいは、セット付きレジスタ・リセット付きレジスタとスキャンレジスタとに置き換えるだけである。あるいは、搭載プロセッ

サまたは集積回路端子から直接に制御/観測できないレジスタのみをスキャンレジスタに置き換えるだけである。このようなパーシャルスキャンテスト方式を採用しているので、フルスキャンテスト方式に比べて、スキャンレジスタに置き換えるべきレジスタの数を少なくすることができ、チップ面積の増大を抑制できる。そして、一部のテストは通常の基本クロックのもとで実行でき、高速処理が可能である。

[0111]

セット付きレジスタまたはリセット付きレジスタとすれば、プロセッサまたは 集積回路端子からの制御性が向上する。

【図面の簡単な説明】

- 【図1】 本発明の実施の形態1~3に共通のテスト容易化設計を行う前の元の回路を示す回路図
- 【図2】 本発明の実施の形態1におけるテスト容易化のために元の回路に対して修正を行った後の修正回路を示す回路図
- 【図3】 実施の形態1における修正回路で使用されたスキャンレジスタの構成を示すレジスタ構成図とその等価回路の回路図
- 【図4】 実施の形態1における修正回路の作成とテストパターンの作成を含むテスト動作を示すフローチャート
- 【図5】 実施の形態1における修正回路の動作を説明するタイミングチャート
- 【図6】 本発明の実施の形態2におけるテスト容易化のために元の回路に対して修正を行った後の修正回路を示す回路図
- 【図7】 実施の形態2における修正回路の作成とテストパターンの作成を含むテスト動作を示すフローチャート
- 【図8】 実施の形態2における修正回路の動作を説明するタイミングチャート
- 【図9】 本発明の実施の形態3におけるテスト容易化のために元の回路に対して修正を行った後の修正回路を示す回路図
 - 【図10】 実施の形態3における修正回路の作成とテストパターンの作成を

含むテスト動作を示すフローチャート

【図11】 実施の形態3における修正回路の動作を説明するタイミングチャ

ート

【図12】 従来の集積回路テスト方法の構成図


【符号の説明】

- C 0 元の回路
- C1, C2, C3 修正回路
- 1~14 レジスタ(Dフリップフロップ)
- 1.8 プロセッサから直接制御可能なレジスタ
- 2~7 プロセッサから直接制御できないレジスタ
- 9~14 プロセッサから直接制御できないレジスタ
- 2 スキャンレジスタ、リセット付きレジスタ
- 10 スキャンレジスタ
- 29 AND回路
- 30 セレクタ
- 31 トライステートバッファ (読み出し制御回路)
- 3 2 O R 回路
- 101,102,103 組み合わせ回路
- 104 プロセッサ
- 105 バス
- 106 アドレスデコーダ
- WE2 書き込み制御信号
- RE1, RE3 読み出し制御信号
- CK 基本クロック
- TDI データ入力端子
- TDO データ出力端子
- TCK テストクロック入力端子
- SE スキャンイネーブル信号


【書類名】

図面


【図1】




【図2】




【図3】







【図4】




【図5】




【図6】



【図7】




【図8】




【図9】

į




【図10】

ĺ




【図11】

ſ



î

【図12】



【書類名】 要約書

【要約】

【課題】 フルスキャンテスト方式に見られるチップ面積の無駄を解消すると ともに、高速動作が行えるようにする。

【解決手段】 第1の工程は、集積回路に対し所定のテストパターンに基づく 故障シミュレーションを行って検出可能な故障と検出不可能な故障とを弁別する 。第2の工程は、未検出故障をリストアップする。第3の工程は、未検出故障の テスト条件を求める。第4の工程は、所定のテストパターンのうち第3の工程の テスト条件に最も近いテストパターンを求める。第5の工程は、未検出故障に対 応するレジスタをスキャンレジスタに置き換えるとともに、スキャンレジスタを スキャンチェーン接続して修正回路を構成する。第6の工程は、修正回路に対し て所定のテストパターンを用いながら未検出故障相当のタイミングでは第4の工 程で求めたテストパターンに切り換えて故障シミュレーションを行う。

【選択図】 図2

ページ: 1/E

認定・付加情報

特許出願の番号 特願2002-270069

受付番号 50201387110

書類名 特許願

担当官 第七担当上席 0096

作成日 平成14年 9月20日

<認定情報・付加情報>

【提出日】 平成14年 9月17日

次頁無

特願2002-270069

出願人履歴情報

識別番号

[000005821]

1. 変更年月日 [変更理由]

1990年 8月28日 新規登録

住 所 氏 名 大阪府門真市大字門真1006番地

松下電器産業株式会社